准谐振反激式开关电源IRIS4015的原理及设计要点
摘要：介绍了准谐波反激式开关电源IRIS4015的工作原理，介绍了使用IRIS 4015进行电源设计的电路以及设计中应特别注意的几个方面。中图书馆分类法第：号文件识别码第：号条款：
摘要：介绍了准谐波反激式开关电源IRIS4015的工作原理，介绍了使用IRIS 4015进行电源设计的电路以及设计中应特别注意的几个方面。
1前言
目前单片机开关稳压电源有很多种，比如TOPswitch。Tinyswitch.coolset等。这些单片开关稳压电源都工作在硬开关状态，开关损耗大，有EMI。为了克服硬切换的缺点，可以使用软切换。无损缓冲电路和准谐振工作模式是反激式开关电源中较简单的，准谐振工作模式可以实现零电压开关。IRIS4015是各种准共振解中的好解。
2IS4015工作原理分析
IRIS4015是单片准谐振反激式开关电源中场效应晶体管和控制集成电路的集成。如图1所示，它具有五个功能引脚：源极(s)、漏极(d)、控制IC的接地端(GND)、电源(Vcc)、过流和电压反馈输入端(OCP/FB)。
图1 1isir 4015内部原理框图
IRIS4015可以工作在准谐振模式，频率可变，在轻负载和高电源电压下达到较大。IRIS4015有各种保护电路，如OCP、OVP、TSD。较大启动电流不超过100uA，有源低通滤波器可以提高轻载时的稳定性；内置温度补偿参考电压；带可调门驱动；开关速度可以通过外部元件进行调节，以控制电磁干扰。
2.1IRIS4015的工作原理如下：
IRIS4015的启动方式与UC3842类似，不再赘述。注意：启动电阻器Rs和启动电容器C2具有以下值：
C2:22F—100F
Rs: 47k-68k(输入电压110v)
82k-150k(输入电压220v)
反馈和控制电路的操作
振荡器和限流控制模式
振荡器利用IC中C2充放电产生的脉冲信号来确定MOSFET的关断时间，如图2所示，这是IC没有电压控制反馈时振荡器的工作过程。当MOSFET导通时，内置C1充电到5.6V左右，漏极电流ID流过R5产生压降VR5(其波形为ID的锯齿波)，反馈给OCP/FB控制初级电流(初级电感电流控制模式)。当OCP/FB的端电压达到MOSFET Vth(1)(0.73伏)时，比较器1改变状态，振荡器输出关断信号，MOSFET关断。
图2振荡器和限流工作模式
当场效应晶体管关断时，C1开始缓慢放电，其电压下降，这由C1值和放电电流决定。当C1值降到1.2V左右，振荡器输出导通信号，再次导通MOSFET，C1瞬间充电到5.6V左右，电路重复上述振荡周期。以上VR5(ID)的斜率确定的时间为MOSFET的导通时间，C1和DC放电电路确定的固定时间为MOSFET的关断时间，DC放电电路限制在50S左右。
2.2二次电压控制模式
次级输出处于电压控制模式。如图3所示，输出端设计的过压使电流流过光耦的LED，使反馈电流流过光耦的三极管，再依次流过R4和R5，产生电压降VR4和VR5，使COMP1反向所需的VR5电压(ID的峰值)由VR4控制(由FB电流产生)。因此，如图4所示： #p#分页标题#e#
图3二次电压控制模式
VR4在OCP/FB端产生额外的DC偏置电压，这缩短了OCP/FB端达到场效应晶体管Vth(1)的0.73伏以减少场效应晶体管导通时间所需的时间。这将导致反向干式变压器的储能和降压。一般来自VR4的偏置电压在轻负载时增大，MOSFET导通时脉冲电流产生的噪声会使比较器1发生故障。为了避免这个问题，可以使用无源低通滤波器R4和C5以及有源滤波器来降低OCP/FB和GND之间的动态静态阻抗。有源低通滤波器是OCP/FB和地之间的1.35毫安DC旁路，当MOSFET导通时，将OCP/FB的静态阻抗降低约一半，当MOSFET导通时产生的噪声将被C5吸收。
图4二次电压控制对脉宽的影响
2.3准谐振工作模式分析
准谐振模式是在VDS较小的情况下，通过初级线圈电感和缓冲电容提供控制MOSFET导通的谐振信号，从而降低开关损耗。在这种工作模式下，OCP/FB将高于Vth(2)=1.45伏(较大6V)。当该电压保持在Vth(1)以上时，MOSFET将保持关断(注意：准谐振信号的较小持续时间为1us)。因此，准谐振模式中谐振频率的一半周期被用于导通MOSFET。漏极和源极之间的谐振电容器C3与干式变压器的初级电感形成谐振电路。由C3、D4和R5组成的延迟电路加到控制绕组D和OCP/FB上，产生准谐振信号。当场效应晶体管关断时，比较器2被控制，准谐振模式被触发。
图5谐振工作模式应用电路
由于延迟电路的存在，即使干式变压器上的所有能量都传输到次级线圈，反馈到OCP/FB的准谐振信号也
不会立即下降，这是因为C4和C5由有源滤波器（1.35mA的电流吸收器）和R6、R7的复合阻抗放电，某周期后，电压降到Vth（1）或低于它，延迟时间取决于初级电感和C3。调整C4使得当MOSFET和VDS达到准谐振信号的较低点时，MOSFET导通，因此延迟时间由C4和C5的放电时间确定，即使没有C4，也会有一段延迟时间，当OCP/FB端和GND之间的较大电压为6V时，准谐振信号必须低于这个电压。3电路设计要点
干式变压器源极电感LP的计算
（1）
其中：P0：较大输出功率，F0：较小振荡频率，η：电源效率≈0.75—0.85（低输出电压）
0.85—0.9（高输出电压），D：较小VIN时的占空比，Vin：Vin较小值时的滤波电容C1上的电压。
图5的IRIS4015应用电路的主要元件选择：
（2）
（3）
（4）
[1][2]下一页
